Low power digital hardware architectures for a mb-ofdm based uwb transceiver

  1. Goikoetxea Uriarte, Estibaliz
Supervised by:
  1. Andoni Irizar Picón Director

Defence university: Universidad de Navarra

Fecha de defensa: 08 July 2011

Committee:
  1. Pedro Crespo Bofill Chair
  2. Juan Sevillano Berasategui Secretary
  3. Fernando Muñoz Chavero Committee member
  4. Jon Altuna Iraola Committee member
  5. Francisco Javier del Pino Suárez Committee member

Type: Thesis

Teseo: 112988 DIALNET

Abstract

En las últimas décadas en diseño digital ha centrado los esfuerzos en aumentar la frecuencia y complejidad de los circuitos integrados. Esta evolución ha permitido aumentar la frecuencia de operación obteniendo como resultado sistemas caracterizados con un gran consumo de potencia. Para sistemas inalámbricos de altas capacidades de procesamiento y bajo consumo, como MB-OFDM UWB, el bajo consumo debe combinarse con altas frecuencias de funcionamiento (528MHz) lo cual aumenta la complejidad del diseño. El objetivo principal de este trabajo de investigación es desarrollar una metodología de bajo consumo orientada a sistemas inalámbricos de altas prestaciones usando las técnicas de reducción de consumo más avanzadas. Para realizar la selección de la correcta combinación de métodos y herramientas es necesario un conocimiento profundo de las fuentes de disipación. Las librerías tecnológicas inferiores a 130nm disponen de una amplia variedad de técnicas de reducción pero el impacto de nuevos componentes de potencia aumenta. Este trabajo de investigación propone el uso de arquitecturas de múltiple caminos de datos empleando múltiples dominios de voltaje y frecuencia, celdas con múltiple umbral de voltaje y opciones de apagado. A nivel de sistema se selecciona las técnicas de reducción de consumo más adecuadas para reducir el voltaje de alimentación y la frecuencia de operación, y apagar las partes inactivas del sistema. El análisis de consumo de potencia se basa en la información a nivel de puerta y la actividad de la simulación de transmisión y recepción. Además, se incluye la estimación de consumo del árbol de reloj para aumentar la precisión de la estimación. Siguiendo la metodología de bajo consumo propuesta se consiguen implementar sistemas de alta capacidad de procesamiento y bajo consumo, reduciendo el tiempo de implementación y las etapas más complejas de implementación ASIC (síntesis del árbol de reloj, enrutado de señal), mejorando los resultados de consumo de potencia de la literatura.