Mechanical test to assess reliability of si assembly interaction during flip chip packaging

Resumen

Los procesos de empaquetado mediante tecnología flip-chip son una técnica de interconexión en la que el área activa de un chip se monta en un substrato de múltiples capas. Si bien este tipo de tecnologías han progresado rápidamente y su uso está ampliamente extendido, presentan algunos problemas de fiabilidad. Las diferencias de expansión térmica entre el chip y el substrato aumentan la probabilidad de fallo por fatiga de las uniones soldadas bajo carga cíclica de origen térmico. Este desajuste térmico puede provocar asimismo la delaminación de las intercaras que finalmente conduce a un fallo mecánico y/o eléctrico del circuito integrado. Además, estos problemas de fiabilidad mecánica empeoran con la continua introducción de materiales dieléctricos con peores propiedades mecánicas y la sustitución, en la soldadura, de las aleaciones de plomo por otras libres de plomo. En este trabajo se presenta un nuevo método de ensayo capaz de reproducir las tensiones generadas durante el proceso de empaquetado y en servicio. El procedimiento de análisis se basa en la capacidad de los actuadores piezoeléctricos para reproducir las expansiones y contracciones presentes en los procesos de empaquetado. El actuador piezoeléctrico se pega en la parte superior de la muestra y se excita con un determinado voltaje. Para la evaluación en tiempo real de los campos de tensión/deformación se emplea una técnica óptica sin contacto, la Electronic Speckle Pattern Interferometry (ESPI). El espesor del adhesivo y la posición relativa entre el actuador piezoeléctrico y la muestra son dos de los parámetros clave para obtener resultados repetitivos. El experimento se ha modelizado mediante elementos finitos. Los resultados de los modelos muestran la capacidad de la técnica desarrollada para reproducir el estado tensional alcanzado durante el proceso de empaquetado. Además, se ha demostrado la sensibilidad de la técnica de ESPI para detectar la presencia de grietas en la estructura a través de cambios en los campos de deformación en la superficie de la muestra. La nueva metodología se ha desarrollado desde cero hasta la definición de un sólo parámetro, denominado "voltaje crítico", como indicador de la resistencia al agrietamiento de los materiales y las arquitecturas. Este "voltaje crítico" es la mínima tensión aplicada al actuador piezoeléctrico necesaria para generar grietas en la estructura y se puede calcular directamente a partir de los campos de deformaciones medidos mediante la técnica de ESPI. El análisis de fallo de las muestras estudiadas se ha realizado mediante microscopía electrónica de barrido combinada con FIB (Focused Ion Beam). Dicho análisis confirma la presencia de grietas en los puntos específicos detectados mediante la técnica de ESPI y en ningún otro sitio de la muestra analizada. Las grietas comienzan debajo de los bumps (conectores de cobre que sirven para introducir y extraer la señal eléctrica del procesador) y se propagan a través de las diferentes capas e intercaras de las estructuras. Algunos experimentos realizados en la cámara del FIB (pruebas in situ) muestran la propagación de las grietas debido a la acción del actuador piezoeléctrico. Por último, y a través de la aplicación de cargas cíclicas, se ha comprobado la capacidad de la técnica para reproducir el comportamiento en servicio de diferentes materiales y estructuras. Estos experimentos confirman que la mayoría del daño aparece durante los primeros ciclos de carga, minimizando la probabilidad de fallo en servicio debido al ciclado térmico.