Simultaneous Buffer Insertion and Non-Hanan Optimization for VLSI interconnect under a higher order AWE model
- Hu, Jiang
- Sapatnekar, Sachin S.
Konferenzberichte:
Proceedings of the International Symposium on Physical Design
Datum der Publikation: 1999
Seiten: 133-138
Art: Artikel
