Design techniques for filly integrated cmos power amplifiers applied to the ieee 802.11a standard

Resumen

#TITULO: DESIGN TECHNIQUES FOR FULLY INTEGRATED CMOS POWER AMPLIFIERS APPLIED TO THE ieee 802.11A STANDARD #RESUMEN: La gran difusión de los sistemas inalámbricos que se observa actualmente refleja el interés del mercado por una mayor conectividad. Las personas quieren la información aquí y ahora, y no aceptan ninguna limitación de espacio o tiempo. La demanda del mercado lleva, por tanto, al desarrollo de dispositivos portátiles que sean capaces de conectarse a las tecnologías inalámbricas emergentes: ordenadores portátiles, teléfonos móviles o agendas electrónicas necesitan ofrecer características de conectividad extras que van más allá de sus aplicaciones originales. De esta manera, esos dispositivos deben reducir no sólo sus consumos de potencia, sino también las dimensiones de sus componentes electrónicos. En otras palabras, los circuitos integrados de radiofrecuencia (RF íes) de alto rendimiento, bajo coste y alta integrabilidad son cada vez más demandados por la industria de la electrónica de consumo. Sin embargo, todavía existe un componente de radiofrecuencia que sigue reacio a ser integrado: el amplificador de potencia (PA). El PA ha sido siempre el cuello de botella, en lo que respecta a los circuitos integrados de radiofrecuencia, debido al compromiso existente entre las características de alto rendimiento y alta integrabilidad. Si se requieren PAs de alto rendimiento, los diseñadores se centran en procesos basados en AsGa que resultan muy caros y, además, impiden integrar el PA en dispositivos de bajo precio y alta integrabilidad. Al revés, si desea una alta integración, éstos fácilmente renuncian a obtener componentes de alto rendimiento. Por lo tanto, los PAs implementados en procesos CMOS estándar que a la vez que ofrezcan rendimientos cercanos a los basados en procesos de AsGa son muy atractivos, porque los procesos CMOS están siendo actualmente muy usados en diseños de circuitos integrados de radiofrecuencia y porque los PAs basados en CMOS son de bajo coste y alta integrabilidad. Este trabajo de investigación se centra, por tanto, en las técnicas de diseño de PAs completamente integrados y basados en procesos CMOS para las tecnologías inalámbricas, concretamente, el estándar 802.11a. Este estándar opera a 5 GHz y complementa a los estándares 802.11b y .llg que operan a 2.4 GHz. Estos tres estándares disfrutan de una gran penetración en el mercado y trabajan con niveles medios de potencia dando una cobertura local. De esta manera, el estándar 802.11a es un buen candidato para este trabajo de investigación. La metodología de diseño comienza con el estudio del estándar para fijar los requerimientos del PA. Los componentes pasivos han sido cuidadosamente diseñados. Se ha puesto especial atención a los inductores ya que son los componentes críticos para el rendimiento de todo el PA. Posteriormente, se ha llevado a cabo el diseño del circuito integrado realizando un estudio previo de la arquitectura más adecuada para el mismo. Las herramientas software utilizadas para el diseño han sido ADS de Agilent y virtuoso de CADENCE. Después, basándose en el punto de partida facilitado por un nuevo modelo desarrollado en este trabajo, se han realizado las simulaciones postlayout utilizando spectreRF de CADENCE. Finalmente, el PA ha sido fabricado y medido con el fin de validar el circuito y el modelo desarrollado. Los resultados muestran la viabilidad de los PAs basados en procesos CMOS para aplicaciones de alta frecuencia y niveles de potencia medios. Demuestran, además, que los PAs de bajo coste pueden ser una buena alternativa a los PAs basados en los procesos GaAs de alto precio. The great spread of wireless systems that can be now observed reflects the interest of the market for a greater connectivity. People require information here and now and do not accept any limitation of place or time. The demand of the market leads then to the development of portable devices able to connect to the emerging wireless technologies: laptops, cellular phones or PDAs (Personal Digital Assistants) need to offer extra connectivity functions beyond their initial applications. Therefore, those devices must further reduce not only their power consumption but also the size of their electronics. in other words, high performance, low cost and highly integrated Radio Frequency integrated Circuits (RF íes) are increasingly required from the consumer electronics industry. However, there is still a RF component that remains reluctant to be integrated: the Power Amplifier (PA). The PA has been always a bottleneck regarding Radio Frequency integrated circuits (RF íes) due to tne existí"ng tradeoff between high-performance and high integration characteristics. if high-performance PAs are required, designers focus on expensive GaAs processes that prevent PAs from being implemented in low cost, highly integrated devices. conversely, if high integration is desired, designers easily resign from achieving high-performance components. Therefore, PAs implemented in standard CMOS processes while offering performances cióse to those found in GaAs ones are highly attractive because CMOS processes are nowadays extensively used in RF íes implementations and because CMOS PAs offer low cost and high integration characteristics. This work focuses then on the design techniques of fully integrated CMOS PAs for wireless applications, concrete!y, for the 802.11a standard. This standard operates at 5 GHz and complements the 802.11b and .llg WLAN standards, found at 2.4 GHz. These standards enjoy and outstanding market penetration while offering medium transmit power leveis and local area coverage and, therefore, the 802.11a is a good candi date for this research project. The design methodology starts with a study of the standard in order to set the requirements of the PA. The passive elements, with special attention to the inductors, which are critical for the PA performance, nave been carefully designed. Then, the design of the ic has been carried out with a previous study of the most suitable architecture for the PA. Advanced Design System (ads) of Agilent and virtuoso of CADENCE have been the chosen software tools to perform the overall design. After that, based on a starting point obtained from a new developed model, SpectreRF of Cadenee has been used for the schematic and postlayout simulations. Finally, the PA has been fabricated and measured in order to validate the device and the proposed model. Experimental results show the viability of the CMOS Power Amplifiers for high frequeney, médium power wireless applications and demónstrate that "low cost PAs can be a good alternative to expensive GaAs Pas.