Power-Delay optimizations in gate sizing

  1. Sapatnekar, S.S.
  2. Chuang, W.
Revista:
ACM Transactions on Design Automation of Electronic Systems

ISSN: 1084-4309

Año de publicación: 2000

Volumen: 5

Número: 1

Páginas: 98-114

Tipo: Artículo

DOI: 10.1145/329458.329473 GOOGLE SCHOLAR