Retiming control logic

  1. Maheshwari, N.
  2. Sapatnekar, S.S.
Revista:
Integration, the VLSI Journal

ISSN: 0167-9260

Ano de publicación: 1999

Volume: 28

Número: 1

Páxinas: 33-53

Tipo: Artigo

DOI: 10.1016/S0167-9260(99)00010-3 GOOGLE SCHOLAR