Identifícate
Grupos
Investigadores/as
Financiamento
Resultados
Retiming control logic
Maheshwari, N.
Sapatnekar, S.S.
Revista
:
Integration, the VLSI Journal
ISSN
:
0167-9260
Ano de publicación
:
1999
Volume
:
28
Número
:
1
Páxinas
:
33-53
Tipo
:
Artigo
Exportar
Exportar
×
MLA
modern-language-association
APA
apa
Chicago
chicago-fullnote-bibliography
Harvard
harvard-cite-them-right
Vancouver
vancouver-author-date
RIS
BibTex
Exportar
×
Non se pode exportar o documento porque pertence a outro portal.
DOI:
10.1016/S0167-9260(99)00010-3
GOOGLE SCHOLAR
Fonte de datos: Scopus
Contactar
Aviso legal
Axuda
translate
gl
arrow_drop_down
translate
gl
arrow_drop_down
es
ca
eu
en
fr
de