SpeEding up Pipelined Circuits through a Combination of Gate Sizing and Clock Skew Optimization

  1. Sathyamurthy, H.
  2. Sapatnekar, S.S.
  3. Fishburn, J.P.
Zeitschrift:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems

ISSN: 0278-0070

Datum der Publikation: 1998

Ausgabe: 17

Nummer: 2

Seiten: 173-182

Art: Artikel

DOI: 10.1109/43.681267 GOOGLE SCHOLAR
Datenquelle: Scopus