Combined transistor sizing with buffer insertion for timing optimization
- Jiang, Yanbin
- Sapatnekar, Sachin S.
- Bamji, Cyrus
- Kim, Juho
Konferenzberichte:
Proceedings of the Custom Integrated Circuits Conference
ISSN: 0886-5930
Datum der Publikation: 1998
Seiten: 605-608
Art: Konferenz-Beitrag