Gate size optimization for row-based layouts
- Maheshwari, Naresh
- Sapatnekar, Sachin S.
Actes:
Midwest Symposium on Circuits and Systems
Any de publicació: 1995
Volum: 2
Pàgines: 777-780
Tipus: Aportació congrés