Gate size optimization for row-based layouts
- Maheshwari, Naresh
- Sapatnekar, Sachin S.
Actas:
Midwest Symposium on Circuits and Systems
Año de publicación: 1995
Volumen: 2
Páginas: 777-780
Tipo: Aportación congreso